回路面積を考慮したSuspicious Timing Error Prediction回路の挿入位置決定手法の改良と評価

• 資料種別: 記事
• タイトル: 回路面積を考慮したSuspicious Timing Error Prediction回路の挿入位置決定手法の改良と評価
• 著者・編者: 吉田 慎之介; 史 又華; 柳澤 政生 他
• シリーズタイトル: ディペンダブルコンピューティング ; デザインガイア2014 : VLSI設計の新しい大地
• 著者標目: 吉田 慎之介; 史 又華; 柳澤 政生
• 並列タイトル等: An Effective Robust Design Using Improved Checkpoint Insertion Algorithm for Suspicious Timing-Error Prediction Scheme and its Evaluations
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 114(329):2014.11.26-28
• 掲載巻: 114
• 掲載号: 329
• 掲載ページ: 57-62
• 掲載年月日（W3CDTF）: 2014-11
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: タイミングエラー予測; ロバスト設計; 遅延ばらつき; オーバークロック; Timing-error prediction; robust design; delay variation; overclocking
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: DC2014-35
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 025980304; http://id.ndl.go.jp/bib/025980304
• 整理区分コード: 632