Synthesis of globally delay insensitive locally timed asynchronous circuits from register transfer level descriptions

• 資料種別: 博士論文
• タイトル: Synthesis of globally delay insensitive locally timed asynchronous circuits from register transfer level descriptions
• 著者・編者: Hiroshi Saito [著]
• 著者標目: 齋藤, 寛 サイトウ, ヒロシ
• 出版事項: [Hiroshi Saito]
• 出版年月日等: 2003
• 出版年（W3CDTF）: 2003
• 数量: 1冊
• 並列タイトル等: レジスタ転送レベル記述から大域的に遅延非依存で局所的に時間を考慮した非同期回路の合成に関する研究 レジスタ テンソウ レベル キジュツ カラ タイイキテキ ニ チエン ヒイソン デ キョクショテキ ニ ジカン オ コウリョシタ ヒドウキ カイロ ノ ゴウセイ ニ カンスル ケンキュウ
• 授与機関名: 東京大学
• 授与年月日: 平成15年3月28日
• 授与年月日（W3CDTF）: 2003
• 報告番号: 甲第18088号
• 学位: 博士 (工学)
• 学位論文注記: 博士論文
• 出版地（国名コード）: JP
• 本文の言語コード: eng
• NDLC: UT51
• 一般注記: 博士論文
• 所蔵機関: 国立国会図書館
• 請求記号: UT51-2004-S598
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 000007707968; http://id.ndl.go.jp/bib/000007707968
• 整理区分コード: 213