90nmCMOS回路における遅延および電力ばらつきの実測と解析

• Material Type: 規格・テクニカルリポート類
• Title: 90nmCMOS回路における遅延および電力ばらつきの実測と解析
• Author/Editor: 山口, 聖貴; Yang, Yuan; 樽見, 幸祐; 坂本, 良太; 室山, 真徳; 石原, 亨; 安浦, 寛人
• Author Heading: Yang, Yuan
• Publication, Distribution, etc.: 電子情報通信学会VLD研究会
• Publication Date: 2006-05
• Publication Date (W3CDTF): 2006
• Alternative Title: Measurement and Analysis of Delay and Power Variations in 90nm CMOS Circuits
• Periodical title: 電子情報通信学会技術研究報告, VLD2006-13(2006-05)
• Pages: 41-46
• Subject Heading: 遅延ばらつき; 電力ばらつき; Deep Sub-Micron; CMOS; Delay Variation; Power Variation
• Target Audience: 一般
• Note (General): 出版タイプ： AM
• Access Restrictions: インターネット公開
• Related Material: 電子情報通信学会技術研究報告, VLD2006-13(2006-05) || || p41-46; IEICE Technical Report, VLD2006-13(2006-05) || || p41-46; http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
• Periodical Title (NCID): AN10013323; https://ci.nii.ac.jp/ncid/AN10013323
• Data Provider (Database): 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• Original Data Provider (Database): 九州大学学術情報リポジトリ(QIR); https://www.lib.kyushu-u.ac.jp/papers

• Summary, etc.: 近年，製造ばらつきに起因する回路性能のばらつきが顕著になってきている．回路性能のばらつきによっ て歩留まりが低下する．歩留まりを向上させるためにはばらつきに対処する設計手法が必要である．設計時にばらつ きを考慮するためには，まず性能ばらつきの実態を確認する必要がある．本稿では，90nm プロセスを用...