階層的並列化に基づく軌道計画VLSIプロセッサの構成に関する研究
Read via the Internet
Begin reading now
国立国会図書館デジタルコレクション
Digital data available（東北大学機関リポジトリ TOUR）
Begin reading now
学術機関リポジトリデータベース（IRDB）（機関リポジトリ）
Search by Bookstore
Read this material in an accessible format.
Table of Contents
目次
p1
第1章 緒言
p4
第2章 軌道計画VLSIプロセッサの並列アルゴリズム
p7
2.1 まえがき
p7
2.2 軌道計画VLSIプロセッサに関する基礎的考察
p8
Holdings of Libraries in Japan
This page shows libraries in Japan other than the National Diet Library that hold the material.
Please contact your local library for information on how to use materials or whether it is possible to request materials from the holding libraries.
Search by Bookstore
Read in Disability Resources
- Mina Search
- プレーンテキスト
Registered users of Mina Search can download or stream this content.
Bibliographic Record
You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.
- Material Type
- 博士論文
- Title Transcription
- カイソウテキ ヘイレツカ ニ モトズク キドウ ケイカク VLSI プロセッサ ノ コウセイ ニ カンスル ケンキュウ
- Author/Editor
- 張山昌論 [著]
- Author Heading
- 張山, 昌論 ハリヤマ, マサノリ
- Degree grantor/type
- 東北大学
- Date Granted
- 平成9年3月25日
- Date Granted (W3CDTF)
- 1997
- Dissertation Number
- 甲第6104号
- Degree Type
- 博士 (情報科学)