SystemVerilogによるモデリングと論理合成 : ハードウェア記述言語による回路設計の基礎

• Material Type: 図書
• ISBN: 9784320125926
• Title: SystemVerilogによるモデリングと論理合成 : ハードウェア記述言語による回路設計の基礎
• Title Transcription: システムヴェリログニヨルモデリングトロンリゴウセイ : ハードウェアキジュツゲンゴニヨルカイロセッケイノキソ
• Author/Editor: 篠塚 一也 著・文・その他
• Author Heading: 篠塚 一也 シノヅカ カズヤ
• Publication, Distribution, etc.: 共立出版; 共立出版 (発売)
• Publication Date (W3CDTF): 2026-01-23
• Extent: 288p
• Extent (production): 288p
• Place of Publication (Country Code): JP
• Text Language Code: jpn
• Note (Binding Information): 判型 : B5
• Subject Heading: UM : コンピュータープログラミング / ソフトウェア・エンジニアリング
• Target Audience: 一般
• Note (Content): Cコード（販売対象） : 専門; Cコード（発行形態） : 単行本; Cコード（内容） : 情報科学; ジャンルコード : コンピュータ
• Price: 4600
• Data Provider (Database): 出版情報登録センター : 出版情報登録センター（JPRO）; https://jpro2.jpo.or.jp/

• Summary, etc.: 今日では、ハードウェア記述言語はハードウェア設計・検証に欠かせない手段となっています。本書は、ハードウェア記述言語としてSystemVerilogを採用し回路設計をするために必要な基礎知識と基礎技術を解説しています。基礎知識には、論理回路をハードウェア記述言語で表現する知識およびハードウェア記述言語...

Table of Contents

第1章　概要

1.1 ブール代数

1.1.1 ハンティントンの公準によるブール代数の定義

1.1.2 ブール代数の重要な性質

1.1.3 ブール代数の定理