yr 〜
yr

Search results 1

動的可変ラインサイズ・キャッシュ・アーキテクチャとその性能およびオンチップDRAMの消費エネルギーに関する評価

動的可変ラインサイズ・キャッシュ・アーキテクチャとその性能およびオンチップDRAMの消費エネルギーに関する評価
Digital文書・図像類
井上, 弘士, 甲斐, 康司, 村上, 和彰電子情報通信学会2000-04-13電子情報通信学会技術研究報告. ICD, 集積回路100 5p.25-30
Available onlineOther Libraries in Japan
  • Summary, etc....ュ・アーキテクチャとして、動的可変ラインサイズ・キャッシュ(D-VLSキャッシュ)を提案している.D- V...
  • Subject HeadingDRAM/ロジック混載LSI キャッシュ 可変ラインサイズ 高メモリバンド巾 merged DRAM/logic LS...

Reached to the end of result.