本文に飛ぶ

雑誌電子情報通信学会技術研究報告 : 信学技報
巻号113(29)-113(36):2013.5.16-2013.5.17
記事束データ方式による非...

束データ方式による非同期式回路を対象としたシミュレーテッドアニーリングとシーケンスペアによるフロアプラン手法 (VLSI設計技術)

記事を表すアイコン

束データ方式による非同期式回路を対象としたシミュレーテッドアニーリングとシーケンスペアによるフロアプラン手法

(VLSI設計技術)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
024583184
資料種別
記事
著者
飯塚 成ほか
出版者
東京 : 電子情報通信学会
出版年
2013-05-16
資料形態
紙
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113(30):2013.5.16
掲載ページ
p.7-12
すべて見る

全国の図書館の所蔵

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

連携機関・データベースの一覧

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

  • CiNii Research

    検索サービス
    紙
    連携先のサイトで、CiNii Researchが連携している機関・データベースの所蔵状況を確認できます。
    この本の所蔵を確認

書誌情報

この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。

紙

資料種別
記事
タイトル
束データ方式による非同期式回路を対象としたシミュレーテッドアニーリングとシーケンスペアによるフロアプラン手法
著者・編者
飯塚 成
齋藤 寛
シリーズタイトル
VLSI設計技術
著者標目
飯塚 成
齋藤 寛
並列タイトル等
A Floorplan Method by Simulated Annealing and Sequence-pair for Asynchronous Circuits with Bundled-data Implementation
タイトル（掲載誌）
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等（掲載誌）
113(30):2013.5.16
掲載巻
113
掲載号
30