高位合成による自動パイプライン化を利用したスパイキングニューラルネットワークシミュレーション高速化回路のFPGA実装

• 資料種別: 記事
• タイトル: 高位合成による自動パイプライン化を利用したスパイキングニューラルネットワークシミュレーション高速化回路のFPGA実装
• 著者・編者: 川尾 太郎; 河野 崇; 藤田 昌宏
• シリーズタイトル: ディペンダブルコンピューティング
• 著者標目: 川尾 太郎; 河野 崇; 藤田 昌宏
• 並列タイトル等: FPGA Implementation of a Accelerator for Spiking Neural Network Simulation using a High Level Synthesis Tool
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 115(339):2015.12.1-3
• 掲載巻: 115
• 掲載号: 339
• 掲載ページ: 13-18
• 掲載年月日（W3CDTF）: 2015-12
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: スパイキングニューラルネットワーク; FPGA; 高位合成; Spiking Neural Network; High Level Synthesis
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: Vol.2015-SLDM-173No.3
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 027038581; http://id.ndl.go.jp/bib/027038581
• 整理区分コード: 632