ドレインオフセット構造を持った相補型TFET回路のTCADシミュレーション (集積回路)

記事を表すアイコン

ドレインオフセット構造を持った相補型TFET回路のTCADシミュレーション

(集積回路)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
028441690
資料種別
記事
著者
浅井 栄大ほか
出版者
東京 : 電子情報通信学会
出版年
2017
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(167):2017.7.31-8.2
掲載ページ
p.21-24
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
浅井 栄大
森 貴洋
服部 淳一
福田 浩一
遠藤 和彦
松川 貴
シリーズタイトル
並列タイトル等
TCAD Simulation of C-TFET Circuit with Drain Offset Structure
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
117(167):2017.7.31-8.2
掲載巻
117
掲載号
167