FinFETを用いた断熱的論理回路に逆バイアスを加えることによる4×4bit乗算器における消費電力低減効果

• 資料種別: 記事
• タイトル: FinFETを用いた断熱的論理回路に逆バイアスを加えることによる4×4bit乗算器における消費電力低減効果
• 著者・編者: 大野 修平; 高橋 康宏; 関根 敏和
• 著者標目: 大野 修平; 高橋 康宏; 関根 敏和
• 並列タイトル等: Power Consumption Reduction Effect of 4×4 bit Multiplier Using FinFET Adiabatic Logic By Adding Reverse Bias Voltage to Back-gate
• タイトル（掲載誌）: 回路とシステムワークショップ論文集 Workshop on Circuits and Systems
• 巻号年月日等（掲載誌）: 29:2016.5.12・13
• 掲載巻: 29
• 掲載ページ: 1-6
• 掲載年月日（W3CDTF）: 2016-05
• 出版事項（掲載誌）: [東京] : [電子情報通信学会]
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• NDLC: ZN33
• 対象利用者: 一般
• 所蔵機関: 国立国会図書館
• 請求記号: YH247-954
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 028569583; http://id.ndl.go.jp/bib/028569583
• 整理区分コード: 632