1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法

記事を表すアイコン

1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
4792816
資料種別
記事
著者
齊藤 正人ほか
出版者
東京 : 電子情報通信学会
出版年
1999-06-11
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 99 (通号 111) 1999.06.11
掲載ページ
p.83~90
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
齊藤 正人
日野杉 充希
恒川 佳隆 他
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
99 (通号 111) 1999.06.11
掲載巻
99
掲載通号
111
掲載ページ
83~90
掲載年月日(W3CDTF)
1999-06-11