An accurate RLC interconnection delay calculation for generating RC delay equivalent circuit enclosing inductance effects (特集 VLSI一般)

記事を表すアイコン

An accurate RLC interconnection delay calculation for generating RC delay equivalent circuit enclosing inductance effects

(特集 VLSI一般)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
5408266
資料種別
記事
著者
Patrick Lenoirほか
出版者
東京 : 電子情報通信学会
出版年
2000-05-11
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 100 (通号 41) 2000.05.11
掲載ページ
p.19~25
すべて見る

全国の図書館の所蔵

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

  • CiNii Research

    検索サービス
    連携先のサイトで、CiNii Researchが連携している機関・データベースの所蔵状況を確認できます。

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
Patrick Lenoir
中村 和之
シリーズタイトル
並列タイトル等
LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
100 (通号 41) 2000.05.11
掲載巻
100
掲載通号
41