An accurate RLC interconnection delay calculation for generating RC delay equivalent circuit enclosing inductance effects (特集 VLSI一般)

An accurate RLC interconnection delay calculation for generating RC delay equivalent circuit enclosing inductance effects

(特集 VLSI一般)

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

CiNii Research
検索サービス
紙
連携先のサイトで、CiNii Researchが連携している機関・データベースの所蔵状況を確認できます。
この本の所蔵を確認

この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。

資料種別: 記事
タイトル: An accurate RLC interconnection delay calculation for generating RC delay equivalent circuit enclosing inductance effects
著者・編者: Patrick Lenoir
中村和之
シリーズタイトル: 特集 VLSI一般
著者標目: Patrick Lenoir
中村和之
並列タイトル等: LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング
タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等（掲載誌）: 100 (通号 41) 2000.05.11
掲載巻: 100
掲載通号: 41
掲載ページ: 19～25
掲載年月日（W3CDTF）: 2000-05-11
ISSN（掲載誌）: 0913-5685
ISSN-L（掲載誌）: 0913-5685
出版事項（掲載誌）: 東京 : 電子情報通信学会
出版地（国名コード）: JP
本文の言語コード: eng
件名標目: 配線遅延
遅延モデリング
CAD
Inductance
Wiring delay
Delay modeling
CAD tool
NDLC: ZN33
対象利用者: 一般
レポート番号（雑誌記事）: ICD2000-18
所蔵機関: 国立国会図書館
請求記号: Z16-940
連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
書誌ID（NDLBibID）: 5408266
http://id.ndl.go.jp/bib/5408266
整理区分コード: 632