製造ばらつきを考慮したマクロセルレイアウト合成システム

• 資料種別: 記事
• タイトル: 製造ばらつきを考慮したマクロセルレイアウト合成システム
• 著者・編者: 西本 周二; 築山 修治; 田中 正和 他
• 著者標目: 西本 周二; 築山 修治; 田中 正和
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 100(647) 2001.3.1
• 掲載巻: 100
• 掲載号: 647
• 掲載ページ: 21～26
• 掲載年月日（W3CDTF）: 2001-03-01
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: 遅延ばらつき; CMOS組み合わせ回路; Macrocell; Layout Synthesis; Delay Variability; CMOS Combinatorial Circuit
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: ICD2000-206
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 5735466; http://id.ndl.go.jp/bib/5735466
• 整理区分コード: 632