SD数演算を用いた2進浮動小数点加算回路の構成

• 資料種別: 記事
• タイトル: SD数演算を用いた2進浮動小数点加算回路の構成
• 著者・編者: 細川 純一; 魏 書剛
• 著者標目: 細川 純一; 魏 書剛
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 102(611) 2003.1.29
• 掲載巻: 102
• 掲載号: 611
• 掲載ページ: 13～18
• 掲載年月日（W3CDTF）: 2003-01-29
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: 浮動小数点表現; 端数処理; VHDL; Signed-Digit Number; floating-point number representation; addition circuit; rounding
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: CPSY2002-85
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 6467463; http://id.ndl.go.jp/bib/6467463
• 整理区分コード: 632