状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成

• 資料種別: 記事
• タイトル: 状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成
• 著者・編者: 佐野 広和; 四柳 浩之; 橋爪 正樹 他
• 著者標目: 佐野 広和; 四柳 浩之; 橋爪 正樹
• タイトル（掲載誌）: 情報処理学会研究報告 = IPSJ SIG technical reports
• 巻号年月日等（掲載誌）: 2003(120) 2003.11.27・28
• 掲載巻: 2003
• 掲載号: 120
• 掲載ページ: 31～36
• 掲載年月日（W3CDTF）: 2003-11
• ISSN（掲載誌）: 0919-6072
• ISSN-L（掲載誌）: 0919-6072
• 出版事項（掲載誌）: 東京 : 情報処理学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: state partitioning; logic simulation; test generate; sequential circuit
• NDLC: ZM13
• 対象利用者: 一般
• レポート番号（雑誌記事）: 2003-SLDM-112-(4)
• 所蔵機関: 国立国会図書館
• 請求記号: Z14-1121
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 6792667; http://id.ndl.go.jp/bib/6792667
• 整理区分コード: 632