状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成

• 資料種別: 記事
• タイトル: 状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成
• 著者・編者: 佐野 広和; 四柳 浩之; 橋爪 正樹 他
• シリーズタイトル: デザインガイア2003--VLSI設計の新しい大地を考える研究会
• 著者標目: 佐野 広和; 四柳 浩之; 橋爪 正樹
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 103(480) 2003.11.28
• 掲載巻: 103
• 掲載号: 480
• 掲載ページ: 1～6
• 掲載年月日（W3CDTF）: 2003-11-28
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: state partitioning; logic simulation; test generate; sequential circuit
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: DC2003-34
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 6797256; http://id.ndl.go.jp/bib/6797256
• 整理区分コード: 632