エラー補償アーキテクチャを応用した単電子スパイクニューロン回路

• 資料種別: 記事
• タイトル: エラー補償アーキテクチャを応用した単電子スパイクニューロン回路
• 著者・編者: 大矢 剛嗣; Alexandre Schmid; 浅井 哲也 他
• 著者標目: 大矢 剛嗣; Alexandre Schmid; 浅井 哲也
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 104(472) 2004.11.27
• 掲載巻: 104
• 掲載号: 472
• 掲載ページ: 7～12
• 掲載年月日（W3CDTF）: 2004-11-27
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: 競合ネットワーク; 単電子回路; Spiking Neuron Circuit; Inhibitory Competitive Network; Single-Electron Circuit; Fault-Tolerant Architecture
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: NLP2004-77
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 7188876; http://id.ndl.go.jp/bib/7188876
• 整理区分コード: 632