組合せ回路および順序回路に対する検出・非検出情報に基づく診断用テスト圧縮法

• 資料種別: 記事
• タイトル: 組合せ回路および順序回路に対する検出・非検出情報に基づく診断用テスト圧縮法
• 著者・編者: 樋上 喜信; Kewal K. Saluja; 高橋 寛 他
• シリーズタイトル: 特集:システムLSI設計とその技術
• 著者標目: 樋上 喜信; Kewal K. Saluja; 高橋 寛
• タイトル（掲載誌）: 情報処理学会論文誌 = IPSJ journal
• 巻号年月日等（掲載誌）: 47(6) 2006.6
• 掲載巻: 47
• 掲載号: 6
• 掲載ページ: 1629～1638
• 掲載年月日（W3CDTF）: 2006-06
• ISSN（掲載誌）: 0387-5806
• ISSN-L（掲載誌）: 0387-5806
• 出版事項（掲載誌）: 東京 : 情報処理学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• NDLC: ZM13
• 対象利用者: 一般
• 所蔵機関: 国立国会図書館
• 請求記号: Z14-741
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 7993165; http://id.ndl.go.jp/bib/7993165
• 整理区分コード: 632

• 要約等: 近年，論理回路のテストや故障診断におけるコスト削減が重要になってきている．テストや故障診断のコストは，印加されるテストベクトル数に依存するため，コスト削減のためにはテストベクトルを削減することが重要である．本論文では，組合せ回路および順序回路に対して，故障診断のためのテストベクトル数削減法（テスト圧...