65nm SoC向け混載SRAMでの動作マージン改善回路

• 資料種別: 記事
• タイトル: 65nm SoC向け混載SRAMでの動作マージン改善回路
• 著者・編者: 薮内 誠; 大林 茂樹; 新居 浩二 他
• 著者標目: 薮内 誠; 大林 茂樹; 新居 浩二
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 106(207) 2006.8.17・18
• 掲載巻: 106
• 掲載号: 207
• 掲載ページ: 149～153
• 掲載年月日（W3CDTF）: 2006-08
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: CMOS; アシスト回路; 65nm CMOS; Vthカーブ; ばらつき; Assist circuit; Vth curve; Variability
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: ICD2006-105
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 8048391; http://id.ndl.go.jp/bib/8048391
• 整理区分コード: 632