An Optimum Design of FFT Multi-Digit Multiplier and Its VLSI Implementation

• 資料種別: 記事
• タイトル: An Optimum Design of FFT Multi-Digit Multiplier and Its VLSI Implementation
• 著者・編者: 矢崎 俊志; 阿部 公輝
• 著者標目: 矢崎 俊志; 阿部 公輝
• タイトル（掲載誌）: 電気通信大学紀要 / 電気通信大学 編
• 巻号年月日等（掲載誌）: 18(1・2) (通号 34) 2006.1
• 掲載巻: 18
• 掲載号: 1・2
• 掲載通号: 34
• 掲載ページ: 39～45
• 掲載年月日（W3CDTF）: 2006-01
• ISSN（掲載誌）: 0915-0935
• ISSN-L（掲載誌）: 0915-0935
• 出版事項（掲載誌）: 調布 : 電気通信大学
• 出版地（国名コード）: JP
• 本文の言語コード: eng
• 件名標目: error analysis
• NDLC: ZV1
• 対象利用者: 一般
• 所蔵機関: 国立国会図書館
• 請求記号: Z22-1467
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 8620675; http://id.ndl.go.jp/bib/8620675
• 整理区分コード: 632

• 要約等: We designed a VLSI chip of FFT multiplier based on simple Cooly-Tukey FFT using a floating-pointrepresentation with optimal data length based on an ex...