電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法

• 資料種別: 記事
• タイトル: 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法
• 著者・編者: 小笠原 泰弘; 榎並 孝司; 橋本 昌宜 他
• 著者標目: 小笠原 泰弘; 榎並 孝司; 橋本 昌宜
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 106(467) 2007.1.18・19
• 掲載巻: 106
• 掲載号: 467
• 掲載ページ: 19～23
• 掲載年月日（W3CDTF）: 2007-01
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: トランジスタモデル; 遅延予測; power supply noise; full-chip simulation; transistor model; delay estimation
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: CPM2006-132
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 8638804; http://id.ndl.go.jp/bib/8638804
• 整理区分コード: 632