Dual-rail two-phase asynchronous datapath synthesis based on aggressive register sharing model (高位設計)

Dual-rail two-phase asynchronous datapath synthesis based on aggressive register sharing model

(高位設計)

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

CiNii Research
検索サービス
連携先のサイトで、CiNii Researchが連携している機関・データベースの所蔵状況を確認できます。
この本の所蔵を確認

この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。

資料種別: 記事
タイトル: Dual-rail two-phase asynchronous datapath synthesis based on aggressive register sharing model
著者・編者: Koji Ohashi
Mineo Kaneko
シリーズタイトル: 高位設計
著者標目: Koji Ohashi
Mineo Kaneko
タイトル（掲載誌）: 回路とシステム軽井沢ワークショップ論文集
巻号年月日等（掲載誌）: 19 2006.04.24
掲載巻: 19
掲載ページ: 589～594
掲載年月日（W3CDTF）: 2006-04-24
出版事項（掲載誌）: [東京] : [電子情報通信学会]
出版地（国名コード）: JP
本文の言語コード: eng
NDLC: ZN33
対象利用者: 一般
所蔵機関: 国立国会図書館
請求記号: Z74-E560
連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
書誌ID（NDLBibID）: 8710040
http://id.ndl.go.jp/bib/8710040
整理区分コード: 632