3次元チップ積層のためのシリコン貫通電極(TSV)の開発動向(特集これからの表面処理)

掲載誌名: 表面技術 = Journal of the Surface Finishing Society of Japan 58(12) 2007.12

全国の図書館の所蔵

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

CiNii Research
検索サービス
デジタル
連携先のサイトで、CiNii Researchが連携している機関・データベースの所蔵状況を確認できます。
この本の所蔵を確認

この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。

資料種別: 記事
タイトル: 3次元チップ積層のためのシリコン貫通電極(TSV)の開発動向
著者・編者: 傳田精一
シリーズタイトル: 特集これからの表面処理
著者標目: 傳田精一
並列タイトル等: The state of development of through silicon via for three dimensional silicon chip stacking
タイトル（掲載誌）: 表面技術 = Journal of the Surface Finishing Society of Japan
巻号年月日等（掲載誌）: 58(12) 2007.12
掲載巻: 58
掲載号: 12
掲載ページ: 712～718
掲載年月日（W3CDTF）: 2007-12
ISSN（掲載誌）: 0915-1869
ISSN-L（掲載誌）: 0915-1869
出版事項（掲載誌）: 東京 : 表面技術協会
出版地（国名コード）: JP
本文の言語コード: jpn
件名標目: Deep Etching
Bosch Process
Wafer Thinning
Via First
Via Last
NDLC: ZP41
対象利用者: 一般
所蔵機関: 国立国会図書館
請求記号: Z17-291
連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
書誌ID（NDLBibID）: 9292992
http://id.ndl.go.jp/bib/9292992
整理区分コード: 632