FPGAを対象とした部分積加算回路の合成について

• 資料種別: 記事
• タイトル: FPGAを対象とした部分積加算回路の合成について
• 著者・編者: 松永 多苗子; 木村 晋二; 松永 裕介
• シリーズタイトル: 信号処理
• 著者標目: 松永 多苗子; 木村 晋二; 松永 裕介
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 108(228) 2008.10.6・7
• 掲載巻: 108
• 掲載号: 228
• 掲載ページ: 59～63
• 掲載年月日（W3CDTF）: 2008-10
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: 演算器合成; 乗算器; 部分積加算; generalized parallel counter; FPGA; arithmetic synthesis; multiplier
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: SIP2008-117
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 9702368; http://id.ndl.go.jp/bib/9702368
• 整理区分コード: 632