Failure rate estimation of each process layer using critical area analysis and failing bit results

• 資料種別: 文書・図像類
• タイトル: Failure rate estimation of each process layer using critical area analysis and failing bit results
• 著者・編者: Matsumoto, C.; Hamamura, Y.; Chida, T.; Tsunoda, Y.; Go, N.; 宇於崎, 宏; Miyazaki, I.; Kamohara, S.; Kaneko, Y.; Kanamitsu, K.
• 著者標目: Matsumoto, C.; Hamamura, Y.; Chida, T.; Tsunoda, Y.; Go, N.; 宇於崎, 宏; Miyazaki, I.; Kamohara, S.; Kaneko, Y.; Kanamitsu, K.
• 出版年月日等: 2010
• 出版年（W3CDTF）: 2010
• タイトル（掲載誌）: 2010 IEEE/SEMI Advanced Semiconductor Manufacturing Conference, ASMC 2010
• 掲載ページ: 45-
• ISBN（掲載誌）: 9781424465170
• ISSN（掲載誌）: ISSN : 1078-8743
• 本文の言語コード: eng
• 対象利用者: 一般
• コレクション（個別）: ASMC (Advanced Semiconductor Manufacturing Conference) Proceedings
• 異版（DOI）: 10.5551419; https://doi.org/10.1109/ASMC.2010.5551419
• 連携機関・データベース: 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• 提供元機関・データベース: 帝京大学 : 帝京大学研究・教育リポジトリ

• 要約等: <p>We propose a novel method by which to accurately estimate the failure rate of each process layer on a wafer-by-wafer basis. In this method, we use ...