並列タイトル等ビルディング ブロックガタ ケイサン システム ニ オケル チップ ブリッジ オ モチイタ セキソウ ホウシキ
Birudingu burokkugata keisan shisutemu ni okeru chippu burijji o mochiita sekisō hōshiki
Stacking methods with chip bridges for a building block computing system
一般注記type:text
ビルディングブロック型計算システムを構築するためのチップ積層の電気的特性を測定するTCI Testerを用いて、今まで実装した各種チップ上に積層して測定、評価を行った。この結果を反映して、ルネサス65nm用に開発したIPをUSJC 50nm用にアップグレードした。さらに、IPの組み込み方の制約を考えるために、チップのレイアウトからパワーグリッドの抵抗解析を行った。結果より、パワーグリッドの抵抗が大きい程、実チップの動作範囲が狭くなることがわかり、IPを組み込む際のレイアウト方法のガイドラインが明らかになった。
We have developed TCI tester which stacks on a chip providing TCI IP, and evaluated the operational conditions by stacking on several chips with TCI IP. According to the evaluation results, we ported TCI IP for Renesas 65nm to USJC 50nm for future use of TCI techniques. Also, in order to investigate how to layout the TCI IP, we evaluated the resistance of power grid of the real chips. As a result, it appears that chips with high resistance power grid have limited conditions to work. The guideline to embed TCI IP was established through this study.
研究種目 : 基盤研究 (B) (一般)
研究期間 : 2018~2020
課題番号 : 18H03215
研究分野 : コンピュータアーキテクチャ
一次資料へのリンクURLhttps://koara.lib.keio.ac.jp/xoonips/modules/xoonips/download.php?koara_id=KAKEN_18H03215seika
連携機関・データベース国立情報学研究所 : 学術機関リポジトリデータベース(IRDB)(機関リポジトリ)