遅延変動耐性を有する高信頼データパス回路の理論と最適合成に関する研究

資料種別: 文書・図像類

著者: 金子, 峰雄

出版者: -

出版年: 2010-02-12

資料形態: デジタル

ページ数・大きさ等: -

NDC: -

すべて見る

資料に関する注記

一般注記：: ＬＳＩの製造時ばらつき，動作時動的変動の下で，機能的に正しく動作し続ける全く新しいデータパス回路方式として，(1)変数のレジスタへの割当で決まる構造的遅延変動耐性，(2)演算回路部の最小遅延補正と遅延変動耐性を組み合わせた効率化，(3)レジスタの制御タイミング順序によって動作タイミングを補償する順序...

書店で探す

全国の図書館の所蔵

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

連携機関・データベースの一覧

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

JAIST学術研究成果リポジトリ
デジタル
連携先のサイトで、学術機関リポジトリデータベース（IRDB）（機関リポジトリ）が連携している機関・データベースの所蔵状況を確認できます。
JAIST学術研究成果リポジトリのサイトでこの本を確認

書店で探す

書誌情報

この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。

デジタル

資料種別: 文書・図像類
タイトル: 遅延変動耐性を有する高信頼データパス回路の理論と最適合成に関する研究
著者・編者: 金子, 峰雄
著者標目: 金子, 峰雄
出版年月日等: 2010-02-12
出版年（W3CDTF）: 2010-02-12
並列タイトル等: Theory and Optimization of Reliable Datapath Circuits having Robustness against Delay Variation
タイトル（掲載誌）: 科学研究費補助金研究成果報告書
掲載ページ: 1-4
本文の言語コード: jpn
件名標目: 集積回路
ＣＡＤ
遅延ばらつき
高位合成
データパス
レジスタ割当
対象利用者: 一般
一般注記: ＬＳＩの製造時ばらつき，動作時動的変動の下で，機能的に正しく動作し続ける全く新しいデータパス回路方式として，(1)変数のレジスタへの割当で決まる構造的遅延変動耐性，(2)演算回路部の最小遅延補正と遅延変動耐性を組み合わせた効率化，(3)レジスタの制御タイミング順序によって動作タイミングを補償する順序クロッキングなどを提案すると共に，それらの最適設計問題について計算量的性質，具体的解法などを明らかにしている．
研究種目：基盤研究（Ｃ）
研究期間：2007～2008
課題番号：19560340
研究者番号：00185935
研究分野：工学
科研費の分科・細目：電気電子工学・電子デバイス・電子機器
identifier:https://dspace.jaist.ac.jp/dspace/handle/10119/8845
記録形式（IMT）: application/pdf
一次資料へのリンクURL: https://dspace.jaist.ac.jp/dspace/bitstream/10119/8845/1/19560340seika.pdf
https://dspace.jaist.ac.jp/dspace/bitstream/10119/8845/1/19560340seika.pdf
オンライン閲覧公開範囲: 限定公開
連携機関・データベース: 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）
https://irdb.nii.ac.jp
提供元機関・データベース: 北陸先端科学技術大学院大学 : JAIST学術研究成果リポジトリ