CMOSラッチアップの解析と耐設計法への応用に関する研究
図書館・個人送信サービスを利用する
収録元データベースで確認する
国立国会図書館デジタルコレクション
国立国会図書館の登録利用者（本登録）の方を対象とした、個人送信サービスで閲覧可能です。ただし、日本国外に居住している場合は、個人送信サービスを利用できません。
書店で探す
障害者向け資料で読む
目次
目次
p1
第1章 序論
p1
1.1 研究の主旨
p1
1.2 研究の背景
p1
1.3 ラッチアップ研究の歴史と課題
p4
書店で探す
障害者向け資料で読む
- みなサーチ
- プレーンテキスト
みなサーチに登録・ログインで利用できます
書誌情報
この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。
- 資料種別
- 博士論文
- タイトルよみ
- CMOS ラッチアップ ノ カイセキ ト タイセッケイホウ エ ノ オウヨウ ニ カンスル ケンキュウ
- 著者・編者
- 青木隆宏 [著]
- 著者標目
- 青木, 隆宏 アオキ, タカヒロ
- 授与機関名
- 北海道大学
- 授与年月日
- 平成7年6月30日
- 授与年月日（W3CDTF）
- 1995
- 報告番号
- 乙第4802号
- 学位
- 博士 (工学)