並列タイトル等Study of RF and mixed signal performance of CMOS on ultra-thin Si substrate for 3D stacked chips
一般注記本博士論文では、将来、多機能な積層チップに必要となる超薄Si基板上に作成された0.11m CMOSのDC,低周波、高周波特性及びインダクター特性の研究内容が主に論じられている。Si基板はグラインディングとドライエッチングによって1.7 umまで薄くした。その結果、基板ロスが低減したため、NMOS, PMOS共にパワーゲインが向上し、Noise figure min.が低減する。それによって、2dBのN.F.minを実現するための消費電流は53% 低減し低消費電力化に有効であることが分かった。また、 2GHzの基板ノイズが20dB低減するため、デジタル回路混載に有効であることも分かった。 一方、Si基板が薄いために下部チップの配線とインダクターが干渉しQ値が劣化するが、インダクターと下部チップ間に磁性体のNiFeを10nm 形成することでQ値劣化を抑制できる。これは、NiFeがインダクターで発生した磁場が配線に侵入することを抑制し、エディー電流の発生を防いでいるためである。本論文では、上記の技術以外にミックスシグナル、RF回路の性能向上に向けた技術も記述している。概略は以下の通りである。1. 寄生抵抗を低減するNiSiは、窒素を混ぜることでSi基板界面のラフネスが低減し接合リーク劣化を抑制出来る。2. ゲート絶縁膜中への窒素導入は、NO gasアニールよりもプラズマ窒化で行った方が、窒素がゲート電極側に集まるため1/f noiseが改善される。3. STIストレスによる1/f noise劣化は、MOSFETのレイアウトによって回避出来る。4. インダクターの高Q値化に有効な高抵抗基板(>500ohmcm)がSTI作成時に発生するスリップは酸素析出で抑制出来る。5. ドープしていないエピタキシャルSiをチャネルに用いると1/f noiseが下がり、エレベッテッドソース、ドレイン、ゲート構造にすると寄生抵抗低減によって、fmax向上、N.F.min低減が実現出来る。また、将来のミックスシグナル、RF回路用のデバイスを考察するために、FinFETを解析した。その結果、FinFETは駆動力が高く、1/f noiseが低いため、デジタル、ミックスシグナルには使用されるが、寄生容量が大きいため、fT, fmaxが低く、RF回路にはプレナー構造が最適であることを示した。今後は、要求スペックによってチップが作り分けされ、System in package (SIP)化が進むため、本論分で示したようなSi基板薄膜化の要求も増えると考えられる。
In my doctoral thesis, 0.11m CMOS on 1.7m Si substrate are examined for future 3D stacked chips with various functions. By the Si thinning, power gain increases, the N.F.min and power consumption becomes lower than 725m Si case. On the other hand, Q value of inductor degrades due to coupling with wire under chip. It can be suppressed by putting in 10nm permalloy film (NiFe) between inductor and the chip because the film can suppress the penetration of magnetic field into the wire and occurrence of the eddy-current.Other technologies for high performance of mixed-signal and RF circuits are also described. Those are salicide and epitaxial technology for higher fT and fMAX, plasma nitridation process and optimum layout of MOSFET for lower 1/f. noise and high resistivity substrate for high Q inductor.Mixed-signal and RF characteristics of FinFET are also described. The FinFET is useful for digital and mixed-signal because of the higher drivability and lower 1/f noise. On the other hand, the device has poorer RF performance due to larger parasitic gate capacitance than planar MOSFET. This indicates the future system consists of many chips fabricated by the optimum technology node. Thus the importance of system in package (SIP) has increases and the study of device on ultra-thin substrate will be required for realization of high density 3D stacked chip.
identifier:oai:t2r2.star.titech.ac.jp:50404719
コレクション（個別）国立国会図書館デジタルコレクション > デジタル化資料 > 博士論文
受理日（W3CDTF）2019-05-06T10:27:56+09:00
連携機関・データベース国立国会図書館 : 国立国会図書館デジタルコレクション