2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)

2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法

(ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)

Journal name: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 111(462):2012.3.2・3

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Material Type: 記事
Title: 2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法
Author/Editor: 多和田雅師
柳澤政生
戸川望
Series Title: ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012
Author Heading: 多和田雅師
柳澤政生
戸川望
Alternative Title: Fast and Exact Cache Configuration Simulation for Two-core L1 Cache
Periodical title: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue: 111(462):2012.3.2・3
Volume: 111
Issue: 462
Pages: 13-18
Publication date of volume/issue (W3CDTF): 2012-03
ISSN (Periodical Title): 0913-5685
ISSN-L (Periodical Title): 0913-5685
Publication (Periodical Title): 東京 : 電子情報通信学会
Place of Publication (Country Code): JP
Text Language Code: jpn
NDLC: ZN33
Target Audience: 一般
Report No. (Article): Vol.2012-SLDM-155No.3
Holding library: 国立国会図書館
Call No.: Z16-940
Data Provider (Database): 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
Bibliographic ID (NDL): 023569237
http://id.ndl.go.jp/bib/023569237
Bibliographic Record Category (NDL): 632