電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計 (ニューロコンピューティング)

Icons representing 記事

電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計

(ニューロコンピューティング)

Call No. (NDL)
Z16-940
Bibliographic ID of National Diet Library
024261945
Material type
記事
Author
上ノ原 誠二ほか
Publisher
東京 : 電子情報通信学会
Publication date
2013-01
Material Format
Paper
Journal name
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 112(390):2013.1.24・25
Publication Page
p.105-110
View All

Bibliographic Record

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Paper

Material Type
記事
Author/Editor
上ノ原 誠二
厚地 泰輔
松坂 建治 他
Alternative Title
Design of a Threshold-coupled CMOS Chaos Circuit Using Voltage/Current Waveform Sampling
Periodical title
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue
112(390):2013.1.24・25
Volume
112
Issue
390