FPGAアクセラレータと高位合成系を用いた三次元ステンシル計算の実装 (VLSI設計技術)

Icons representing 記事

FPGAアクセラレータと高位合成系を用いた三次元ステンシル計算の実装

(VLSI設計技術)

Call No. (NDL)
Z16-940
Bibliographic ID of National Diet Library
024263701
Material type
記事
Author
中村 芳大ほか
Publisher
東京 : 電子情報通信学会
Publication date
2013-01
Material Format
Paper
Journal name
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 112(375):2013.1.16・17
Publication Page
p.153-158
View All

Bibliographic Record

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Paper

Material Type
記事
Author/Editor
中村 芳大
土肥 慶亮
柴田 裕一郎 他
Series Title
Alternative Title
Implementation of 3-D stencil computation with an FPGA accelerator and a high level synthesis tool
Periodical title
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue
112(375):2013.1.16・17
Volume
112
Issue
375