機械語の複数部分を高...

機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ (リコンフィギャラブルシステム)

Icons representing 記事

機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ

(リコンフィギャラブルシステム)

Call No. (NDL)
Z16-940
Bibliographic ID of National Diet Library
024265664
Material type
記事
Author
佐竹 俊亮ほか
Publisher
東京 : 電子情報通信学会
Publication date
2013-01
Material Format
Paper
Journal name
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 112(377):2013.1.16・17
Publication Page
p.69-73
View All

Bibliographic Record

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Paper

Material Type
記事
Author/Editor
佐竹 俊亮
石浦 菜岐佐
田村 真平 他
Alternative Title
Speeding up Multiple Sections of Binary Code by Hardware Accelerator Tightly Coupled with CPU
Periodical title
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue
112(377):2013.1.16・17
Volume
112
Issue
377