演算加速機構を持つオンチップメモリプロセッサの検討と電力性能評価 (コンピューティングシステム Vol.2 No.1)

演算加速機構を持つオンチップメモリプロセッサの検討と電力性能評価

(コンピューティングシステム Vol.2 No.1)

This page shows libraries in Japan other than the National Diet Library that hold the material.

Please contact your local library for information on how to use materials or whether it is possible to request materials from the holding libraries.

other

CiNii Research
Search Service
You can check the holdings of institutions and databases with which CiNii Research is linked at the site of CiNii Research.
Check the holdings of this book

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Material Type: 記事
Title: 演算加速機構を持つオンチップメモリプロセッサの検討と電力性能評価
Author/Editor: 高橋睦史
佐藤三久
高橋大介他
Series Title: コンピューティングシステム Vol.2 No.1
Author Heading: 高橋睦史
佐藤三久
高橋大介
Alternative Title: Design and Power Performance Evaluation of On-chip Memory Processor with Arithmetic Accelerators
Periodical title: 情報処理学会論文誌論文誌トランザクション
No. or year of volume/issue: 2008年度(2) 2009.4
Volume: 2008年度
Issue: 2
Pages: 158-172
Publication date of volume/issue (W3CDTF): 2009-04
ISSN (Periodical Title): 1882-7772
ISSN-L (Periodical Title): 0387-5806
Publication (Periodical Title): 東京 : 情報処理学会
Place of Publication (Country Code): JP
Text Language Code: jpn
NDLC: ZM13
Target Audience: 一般
Holding library: 国立国会図書館
Call No.: YH247-812
Data Provider (Database): 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
Bibliographic ID (NDL): 024339751
http://id.ndl.go.jp/bib/024339751
Bibliographic Record Category (NDL): 632