HDRアーキテクチャを対象とした製造ばらつき耐性と低レイテンシを両立可能なマルチシナリオ高位合成手法 (VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地)

HDRアーキテクチャを対象とした製造ばらつき耐性と低レイテンシを両立可能なマルチシナリオ高位合成手法

(VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地)

Call No. (NDL): Z16-940
Bibliographic ID of National Diet Library: 025983051

Material type: 記事

Author: 井川昂輝ほか

Publisher: 東京 : 電子情報通信学会

Publication date: 2014-11

Material Format: Paper

Journal name: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(328):2014.11.26-28

Publication Page: p.105-110

View All

Bibliographic Record

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Paper

Material Type: 記事
Title: HDRアーキテクチャを対象とした製造ばらつき耐性と低レイテンシを両立可能なマルチシナリオ高位合成手法
Author/Editor: 井川昂輝
阿部晋矢
柳澤政生他
Series Title: VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地
Author Heading: 井川昂輝
阿部晋矢
柳澤政生
Alternative Title: A Process-Variation-Tolerant and Low-Latency Multi-Scenario High-Level Synthesis Algorithm for HDR Architectures
Periodical title: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue: 114(328):2014.11.26-28
Volume: 114
Issue: 328
Pages: 105-110
Publication date of volume/issue (W3CDTF): 2014-11
ISSN (Periodical Title): 0913-5685
ISSN-L (Periodical Title): 0913-5685
Publication (Periodical Title): 東京 : 電子情報通信学会
Place of Publication (Country Code): JP
Text Language Code: jpn
Subject Heading: 高位合成
製造ばらつき
配線遅延
シナリオ
HDRアーキテクチャ
High-Level Synthesis
Process Variation
Interconnection Delay
Scenario
HDR Architectures
NDLC: ZN33
Target Audience: 一般
Report No. (Article): VLD2014-86
Holding library: 国立国会図書館
Call No.: Z16-940
Data Provider (Database): 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
Bibliographic ID (NDL): 025983051
http://id.ndl.go.jp/bib/025983051
Bibliographic Record Category (NDL): 632