キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法 (コンピュータシステム)

キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法

(コンピュータシステム)

Journal name: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 110(361) 2011.1.17・18

This page shows libraries in Japan other than the National Diet Library that hold the material.

Please contact your local library for information on how to use materials or whether it is possible to request materials from the holding libraries.

other

CiNii Research
Search Service
You can check the holdings of institutions and databases with which CiNii Research is linked at the site of CiNii Research.
Check the holdings of this book

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Material Type: 記事
Title: キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法
Author/Editor: 松永多苗子
木村晋二
松永裕介
Series Title: コンピュータシステム
Author Heading: 松永多苗子
木村晋二
松永裕介
Alternative Title: Low power synthesis of multi-operand adders using carry-chain structures on FPGAs
Periodical title: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue: 110(361) 2011.1.17・18
Volume: 110
Issue: 361
Pages: 93～98
Publication date of volume/issue (W3CDTF): 2011-01
ISSN (Periodical Title): 0913-5685
ISSN-L (Periodical Title): 0913-5685
Publication (Periodical Title): 東京 : 電子情報通信学会
Place of Publication (Country Code): JP
Text Language Code: jpn
NDLC: ZN33
Target Audience: 一般
Report No. (Article): Vol.2011-SLDM-148No.16
Holding library: 国立国会図書館
Call No.: Z16-940
Data Provider (Database): 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
Bibliographic ID (NDL): 10969891
http://id.ndl.go.jp/bib/10969891
Bibliographic Record Category (NDL): 632