キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法 (リコンフィギャラブルシステム)

Icons representing 記事

キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法

(リコンフィギャラブルシステム)

Call No. (NDL)
Z16-940
Bibliographic ID of National Diet Library
10970117
Material type
記事
Author
松永 多苗子ほか
Publisher
東京 : 電子情報通信学会
Publication date
2011-01
Material Format
Paper
Journal name
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 110(362) 2011.1.17・18
Publication Page
p.93~98
View All

Bibliographic Record

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Paper

Material Type
記事
Author/Editor
松永 多苗子
木村 晋二
松永 裕介
Alternative Title
Low power synthesis of multi-operand adders using carry-chain structures on FPGAs
Periodical title
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue
110(362) 2011.1.17・18
Volume
110
Issue
362