3次元型トランジスタFinFETによるLSIの高密度設計法--CMOSセルライブラリを用いたパターン面積の縮小効果の検討 (集積回路)

Icons representing 記事

3次元型トランジスタFinFETによるLSIの高密度設計法--CMOSセルライブラリを用いたパターン面積の縮小効果の検討

(集積回路)

Call No. (NDL)
Z16-940
Bibliographic ID of National Diet Library
8896262
Material type
記事
Author
岡本 恵介ほか
Publisher
東京 : 電子情報通信学会
Publication date
2007-08
Material Format
Paper
Journal name
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 107(195) 2007.8.23・24
Publication Page
p.119~124
View All

Bibliographic Record

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Paper

Material Type
記事
Author/Editor
岡本 恵介
小泉 圭輔
廣島 佑 他
Series Title
Alternative Title
Design of high density LSI with three-dimensional transistor FinFET: effect of pattern area reduction with CMOS cell library
Periodical title
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue
107(195) 2007.8.23・24
Volume
107
Issue
195