演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価

• Material Type: 文書・図像類
• Title: 演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価
• Author/Editor: 今里, 賢一; 福本, 尚人; 井上, 弘士; 村上, 和彰
• Author Heading: 今里, 賢一 イマザト, ケンイチ; 福本, 尚人 フクモト, ナオト; 井上, 弘士 イノウエ, コウジ; 村上, 和彰 ムラカミ, カズアキ
• Publication, Distribution, etc.: 電子情報通信学会
• Publication Date: 2008-05
• Publication Date (W3CDTF): 2008-05
• Alternative Title: Performance Balancing: An Efficient Helper-Thread Execution on CMPs
• Periodical title: 電子情報通信学会技術研究報告
• No. or year of volume/issue: 108 28
• Volume: 108
• Issue: 28
• Pages: 75-80
• Text Language Code: jpn
• Subject Heading: チップマルチプロセッサ; 並列処理; プリフェッチ; ヘルパースレッド; chip multiprocessor; parallel processing; prefetching; helper thread
• Target Audience: 一般
• Access Restrictions: インターネット公開
• Related Material: 電子情報通信学会技術研究報告 || 108(28) || p75-80; IEICE Technical Report || 108(28) || p75-80; http://www.slrc.kyushu-u.ac.jp/index-j.html
• Data Provider (Database): 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• Original Data Provider (Database): 九州大学 : 九州大学学術情報リポジトリ

• Summary, etc.: 複数のプロセッサコアを1チップに搭載するチップマルチプロセッサ(CMP)が現在注目されている. チップ内スレッドレベル並列処理により高い演算性能を得ることができるためである．しかしながら，メモリバンド幅の制約や複数コア搭載によるメモリアクセス頻度の増加により，メモリウォール問題が深刻化する．その結果...