キャッシュ・ミス頻発ロード命令を対象としたミス原因解析

• Material Type: 文書・図像類
• Title: キャッシュ・ミス頻発ロード命令を対象としたミス原因解析
• Author/Editor: 三輪, 英樹; 堂後, 靖博; 井上, 弘士; 村上, 和彰
• Author Heading: 三輪, 英樹; 堂後, 靖博; 井上, 弘士; 村上, 和彰
• Publication, Distribution, etc.: 電子情報通信学会CPSY研究会
• Publication Date: 2005-08
• Publication Date (W3CDTF): 2005-08
• Alternative Title: Behavior Analysis for Delinquent Loads
• Periodical title: 電子情報通信学会技術研究報告, CPSY2005-22(2005-08)
• No. or year of volume/issue: 105 226
• Volume: 105
• Issue: 226
• Pages: 43-48
• Text Language Code: jpn
• Subject Heading: キャッシュ・メモリ; メモリ・ウォール問題; キャッシュ・ミス・ペナルティ低減; キャッシュ・ミス頻発; ロード命令; cache memory; memory wall problem; cache miss penalty reduction; delinquent load instructions
• Target Audience: 一般
• Access Restrictions: インターネット公開
• Related Material: 電子情報通信学会技術研究報告, CPSY2005-22(2005-08) || 105(226) || p43-48; IEICE Technical Report, CPSY2005-22(2005-08)|| 105(226) || p43-48; http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
• Data Provider (Database): 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• Original Data Provider (Database): 九州大学 : 九州大学学術情報リポジトリ

• Summary, etc.: 近年，マイクロプロセッサの性能は半導体製造技術の進歩に伴い飛躍的に向上した．その一方で，主記憶 として利用されるDRAM は構造的に高速化しにくく，今やその速度はマイクロプロセッサよりも約100 倍遅い．こ のような状況では，主記憶がマイクロプロセッサの性能を抑制するという問題(メモリ・ウォール問題...