キャッシュ・ミス頻発ロード命令の特徴解析

• Material Type: 文書・図像類
• Title: キャッシュ・ミス頻発ロード命令の特徴解析
• Author/Editor: 三輪, 英樹; 堂後, 靖博; 井上, 弘士; 村上, 和彰
• Author Heading: 三輪, 英樹; 堂後, 靖博; 井上, 弘士; 村上, 和彰
• Publication, Distribution, etc.: 情報処理学会ARC研究会
• Publication Date: 2005-11
• Publication Date (W3CDTF): 2005-11
• Alternative Title: Characterization Analysis for Delinquent Loads
• Periodical title: 情報処理学会研究報告, 2005-ARC-165
• Pages: 1-6
• Text Language Code: jpn
• Target Audience: 一般
• Access Restrictions: インターネット公開
• Rights (production): ここに掲載した著作物の利用に関する注意 本著作物の著作権は（社）情報処理学会に帰属します。本著作物は著作権者である情報処理学会の許可のもとに掲載するものです。ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします。
• Related Material: 情報処理学会研究報告, 2005-ARC-165 || || p1-6; IPSJ SIG Technical Report, 2005-ARC-165 || || p1-6; http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html; http://www.ipsj.or.jp/
• Data Provider (Database): 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• Original Data Provider (Database): 九州大学 : 九州大学学術情報リポジトリ

• Summary, etc.: 近年，マイクロプロセッサの性能は半導体製造技術の進歩に伴い飛躍的に向上した．一方，主記憶 として利用されるDRAM は高速化が難しく，その動作周波数はマイクロプロセッサより2 桁小さ い．このため，主記憶がマイクロプロセッサの性能を抑制するという問題(メモリ・ウォール問題) の 解決がコンピュータ・...