LUT型FPGAを対象とした消費電力および遅延の見積もり手法について

• Material Type: 文書・図像類
• Title: LUT型FPGAを対象とした消費電力および遅延の見積もり手法について
• Author/Editor: 中村, 隆二; 松永, 裕介
• Author Heading: 中村, 隆二 ナカムラ, リュウジ; 松永, 裕介 マツナガ, ユウスケ
• Publication, Distribution, etc.: 電子情報通信学会
• Publication Date: 2006-11
• Publication Date (W3CDTF): 2006-11
• Alternative Title: On power and delay estimation method for LUT-based FPGAs
• Periodical title: 電子情報通信学会技術研究報告,VLD2006-72,DC2006-59
• Pages: 1-6
• Text Language Code: jpn
• Subject Heading: FPGA; EDA; 見積もり; 消費電力; 遅延; estimation; power; delay
• Target Audience: 一般
• Access Restrictions: インターネット公開
• Related Material: 電子情報通信学会技術研究報告,VLD2006-72,DC2006-59 || || p1-6; IEICE Technical Report,VLD2006-72,DC2006-59 || || p1-6; http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
• Data Provider (Database): 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• Original Data Provider (Database): 九州大学 : 九州大学学術情報リポジトリ

• Summary, etc.: FPGA の消費電力削減と性能向上を実現させるためには、アーキテクチャと回路合成技術の面から考えな ければならない。本研究では、消費電力および遅延の削減を目的関数とする配置配線アルゴリズムの提案を目指して いる。本稿では、そのための基礎技術としてLUT 型FPGA を対象とした消費電力および遅延の見...