ポストムーア時代に向けたオンチップネットワークの電力効率最適化

• Material Type: 文書・図像類
• Title: ポストムーア時代に向けたオンチップネットワークの電力効率最適化
• Author/Editor: 和, 遠; 近藤, 正章; 岳, 笑含
• Author Heading: 和, 遠; 近藤, 正章; 岳, 笑含
• Publication Date: 2022
• Publication Date (W3CDTF): 2022
• Alternative Title: ポスト ムーア ジダイ ニ ムケタ オン チップ ネットワーク ノ デンリョク コウリツ サイテキカ; Posuto Mūa jidai ni muketa on chippu nettowāku no denryoku kōritsu saitekika; Optimizing energy efficiency of on-chip networks for the post-Moore era
• Periodical title: 科学研究費補助金研究成果報告書
• Text Language Code: jpn; eng
• Subject Heading: オンチップ・ネットワーク,バンド幅,遅延,電力効率,フロー制御,バッファリング,強化学習,最適化
• Target Audience: 一般
• Note (General): type:text; ムーアの法則の衰退とダーク・シリコン問題を踏まえ、実際の作業への電力投入の重視と通信オーバーヘッドの最小化が求められている。しかし、インターコネクトの消費電力とネットワークの複雑さは、電力効率の低下につながっている。本研究では、電力効率の改善と通信オーバーヘッドの最小化を目指し、ハイブリッド・フロー制御メカニズム、ハイブリッド・バッファリング、インメモリ・ルーティング、そして強化学習によるトポロジーの動的選択など、新たな設計と最適化手法を一連の提案として展開した。これらの提案は、オンチップ・ネットワークの設計と実装に革新的な視点を導入し、チップ全体の電力効率を大幅に向上させる可能性を示した。 Taking into account the decline of Moore's Law and the challenge of dark silicon, there is a growing demand for prioritizing power to actual computations and minimizing communication overhead. However, the power consumption of interconnects and the complexity of networks have led to a decrease in energy efficiency. In this research, a series of proposals were developed to improve energy efficiency and minimize communication overhead. These proposals include innovative approaches such as hybrid flow control mechanisms, hybrid buffering, in-memory routing, and dynamic topology selection using reinforcement learning. They introduced novel perspectives in the design and implementation of on-chip networks, showcasing the potential for significant enhancements in overall chip energy efficiency.; 研究種目 : 研究活動スタート支援 研究期間 : 2020～2022 課題番号 : 20K23315 研究分野 : コンピューター・アーキテクチャー
• Access Restrictions: 限定公開
• Related Material: 科研費研究者番号 : 90884685
• Data Provider (Database): 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• Original Data Provider (Database): 慶應義塾大学 : 慶應義塾大学学術情報リポジトリ