FDUMA共有メモリ・アーキテクチャにおけるバス・アービトレーション

• Material Type: 文書・図像類
• Title: FDUMA共有メモリ・アーキテクチャにおけるバス・アービトレーション
• Author/Editor: 森垣, 利彦; 弘中, 哲夫; 児島, 彰; 藤野, 清次; MORIGAKI, Toshihiko; HIRONAKA, Tetsuo; KOJIMA, Akira; FUJINO, Seiji
• Author Heading: 森垣, 利彦; 弘中, 哲夫; 児島, 彰; 藤野, 清次; MORIGAKI, Toshihiko; HIRONAKA, Tetsuo; KOJIMA, Akira; FUJINO, Seiji
• Publication, Distribution, etc.: 情報処理学会
• Publication Date: 1997-08-20
• Publication Date (W3CDTF): 1997-08-20
• Alternative Title: Bus Arbitration for FDUMA Shared Memory Architecture
• Periodical title: 情報処理学会研究報告. 計算機アーキテクチャ研究会報告
• No. or year of volume/issue: 97 76
• Volume: 97
• Issue: 76
• Pages: 91-96
• ISSN (Periodical Title): ISSN : 0919-6072
• Text Language Code: jpn
• Target Audience: 一般
• Note (General): application/pdf
• Access Restrictions: 限定公開
• Rights (production): ここに掲載した著作物の利用に関する注意：本著作物の著作権は（社）情報処理学会に帰属します。本著作物は著作権者である情報処理学会の許可のもとに掲載するものです。ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします。; The copyright of this material is retained by the Information Processing Society of Japan (IPSJ). This material is published on this web site with the agreement of the author (s) and the IPSJ. Please be complied with Copyright Law of Japan and the Code of Ethics of the IPSJ if any users wish to reproduce, make derivative work, distribute or make available to the public any part or whole thereof. All Rights Reserved, Copyright (C) Information Processing Society of Japan.; 本文データは学協会の許諾に基づきCiNiiから複製したものである。
• Related Material: 情報処理学会; http://www.ipsj.or.jp/
• Related Material (NAID): 110002774714; https://ci.nii.ac.jp/naid/110002774714
• Periodical Title (NCID): AN10096105; https://ci.nii.ac.jp/ncid/AN10096105
• Data Provider (Database): 国立情報学研究所 : 学術機関リポジトリデータベース（IRDB）（機関リポジトリ）; https://irdb.nii.ac.jp
• Original Data Provider (Database): 広島市立大学 : 広島市立大学学術リポジトリ

• Summary, etc.: 近年, プロセッサとDRAMを1つのLSI上に混載することでメモリバンド幅を広げる研究が行われている. しかし, この方法ではベクトル処理的な用途以外では得られるメモリバンド幅を有効に活用できず, On Chip Multiprocessorなどの共有メモリとして利用しにくい. そこで我々はこの問題...