CMOS array logic architectures using dual-rail threshold logic circuits

• Material Type: 博士論文
• Title: CMOS array logic architectures using dual-rail threshold logic circuits
• Author/Editor: Hiroaki Yamaoka [著]
• Author Heading: 山岡, 寛明 ヤマオカ, ヒロアキ
• Publication, Distribution, etc.: [Hiroaki Yamaoka]
• Publication Date: 2003
• Publication Date (W3CDTF): 2003
• Extent: 1冊
• Alternative Title: 2線式しきい値論理回路を用いた配列型CMOS論理アーキテクチャに関する研究 2センシキ シキイチ ロンリ カイロ オ モチイタ ハイレツガタ CMOS ロンリ アーキテクチャ ニ カンスル ケンキュウ
• Degree grantor/type: 東京大学
• Date Granted: 平成16年3月25日
• Date Granted (W3CDTF): 2004
• Dissertation Number: 甲第19025号
• Degree Type: 博士 (工学)
• Note (Dissertation): 博士論文
• Place of Publication (Country Code): JP
• Text Language Code: eng
• NDLC: UT51
• Note (General): 博士論文
• Holding library: 国立国会図書館
• Call No.: UT51-2005-A573
• Data Provider (Database): 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• Bibliographic ID (NDL): 000007734759; http://id.ndl.go.jp/bib/000007734759
• Bibliographic Record Category (NDL): 213