Instruction set architecture for a series of vector processors and their performance evaluations

• Material Type: 博士論文
• Title: Instruction set architecture for a series of vector processors and their performance evaluations
• Author/Editor: Tadashi Watanabe [著]
• Author Heading: 渡邊, 貞 ワタナベ, タダシ
• Publication, Distribution, etc.: [Tadashi Watanabe]
• Publication Date: 2005
• Publication Date (W3CDTF): 2005
• Extent: 1冊
• Alternative Title: ベクトルプロセッサの命令セットアーキテクチャと性能評価に関する研究 ベクトル プロセッサ ノ メイレイ セット アーキテクチャ ト セイノウ ヒョウカ ニ カンスル ケンキュウ
• Degree grantor/type: 東北大学
• Date Granted: 平成17年7月14日
• Date Granted (W3CDTF): 2005
• Dissertation Number: 乙第8635号
• Degree Type: 博士 (情報科学)
• Note (Dissertation): 博士論文
• Place of Publication (Country Code): JP
• Text Language Code: eng
• NDLC: UT51
• Note (General): 博士論文
• Holding library: 国立国会図書館
• Call No.: UT51-2006-P818
• Data Provider (Database): 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• Bibliographic ID (NDL): 000008424040; http://id.ndl.go.jp/bib/000008424040
• Bibliographic Record Category (NDL): 213