Study on modeling techniques for CMOS gate delay calculation in VLSI timing analysis

• Material Type: 博士論文
• Title: Study on modeling techniques for CMOS gate delay calculation in VLSI timing analysis
• Author/Editor: Jiang Ming Lu [著]
• Author Heading: 蒋, 名律 ジャン, ミンリュ
• Publication, Distribution, etc.: [Jiang Ming Lu]
• Publication Date: [2011]
• Publication Date (W3CDTF): 2011
• Extent: 1冊
• Alternative Title: VLSIタイミング解析用CMOSゲート遅延モデリング技術に関する研究 VLSI タイミング カイセキヨウ CMOS ゲート チエン モデリング ギジュツ ニ カンスル ケンキュウ
• Degree grantor/type: 早稲田大学
• Date Granted: 平成23年9月15日
• Date Granted (W3CDTF): 2011
• Dissertation Number: 甲第3422号
• Degree Type: 博士 (工学)
• Note (Dissertation): 博士論文
• Place of Publication (Country Code): JP
• Text Language Code: eng
• Alias of Author: Jiang, MingLu
• NDLC: UT51
• Target Audience: 一般
• Note (General): 博士論文
• Holding library: 国立国会図書館
• Call No.: UT51-2012-D630
• Data Provider (Database): 国立国会図書館 : 国立国会図書館蔵書; https://ndlsearch.ndl.go.jp
• Bibliographic ID (NDL): 023808077; http://id.ndl.go.jp/bib/023808077
• Bibliographic Record Category (NDL): 213