平面型トランジスタ,SGTを用いたスタンダードセルのパターン面積の比較検討 (シリコン材料・デバイス)

記事を表すアイコン

平面型トランジスタ,SGTを用いたスタンダードセルのパターン面積の比較検討

(シリコン材料・デバイス)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
11238753
資料種別
記事
著者
小玉 貴大ほか
出版者
東京 : 電子情報通信学会
出版年
2011-08
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 111(187) 2011.8.25・26
掲載ページ
p.7~12
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
小玉 貴大
渡辺 重佳
シリーズタイトル
並列タイトル等
Study of pattern area reduction for standard cell with planar and SGT transistor
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
111(187) 2011.8.25・26
掲載巻
111
掲載号
187