しきい論理に基づく再構成可能デバイスの可変論理部

• 資料種別: 記事
• タイトル: しきい論理に基づく再構成可能デバイスの可変論理部
• 著者・編者: 青山 一生; 澤田 宏; 名古屋 彰 他
• シリーズタイトル: デザインガイヤ2000 ; VLSIの設計/検証/テスト及び一般
• 著者標目: 青山 一生; 澤田 宏; 名古屋 彰
• タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
• 巻号年月日等（掲載誌）: 100(475) 2000.11.30
• 掲載巻: 100
• 掲載号: 475
• 掲載ページ: 41～46
• 掲載年月日（W3CDTF）: 2000-11-30
• ISSN（掲載誌）: 0913-5685
• ISSN-L（掲載誌）: 0913-5685
• 出版事項（掲載誌）: 東京 : 電子情報通信学会
• 出版地（国名コード）: JP
• 本文の言語コード: jpn
• 件名標目: しきい素子; ニューロンMOS; データ保持; メモリ; reconfigurable device; reconfigurable logic element; threshold gate; neuron MOS; data storage; memory
• NDLC: ZN33
• 対象利用者: 一般
• レポート番号（雑誌記事）: FTS2000-41
• 所蔵機関: 国立国会図書館
• 請求記号: Z16-940
• 連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引; https://ndlsearch.ndl.go.jp
• 書誌ID（NDLBibID）: 5602141; http://id.ndl.go.jp/bib/5602141
• 整理区分コード: 632