しきい論理に基づく再構成可能デバイスの可変論理部 (デザインガイヤ2000 ; VLSIの設計/検証/テスト及び一般)

しきい論理に基づく再構成可能デバイスの可変論理部

(デザインガイヤ2000 ; VLSIの設計/検証/テスト及び一般)

Journal name: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 100(475) 2000.11.30

You can check the details of this material, its authority (keywords that refer to materials on the same subject, author's name, etc.), etc.

Material Type: 記事
Title: しきい論理に基づく再構成可能デバイスの可変論理部
Author/Editor: 青山一生
澤田宏
名古屋彰他
Series Title: デザインガイヤ2000 ; VLSIの設計/検証/テスト及び一般
Author Heading: 青山一生
澤田宏
名古屋彰
Periodical title: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
No. or year of volume/issue: 100(475) 2000.11.30
Volume: 100
Issue: 475
Pages: 41～46
Publication date of volume/issue (W3CDTF): 2000-11-30
ISSN (Periodical Title): 0913-5685
ISSN-L (Periodical Title): 0913-5685
Publication (Periodical Title): 東京 : 電子情報通信学会
Place of Publication (Country Code): JP
Text Language Code: jpn
Subject Heading: しきい素子
ニューロンMOS
データ保持
メモリ
reconfigurable device
reconfigurable logic element
threshold gate
neuron MOS
data storage
memory
NDLC: ZN33
Target Audience: 一般
Report No. (Article): FTS2000-41
Holding library: 国立国会図書館
Call No.: Z16-940
Data Provider (Database): 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
Bibliographic ID (NDL): 5602141
http://id.ndl.go.jp/bib/5602141
Bibliographic Record Category (NDL): 632